


پاسخنامه هفتمین سوّم SI VL پیشرفته (نیمسال دوم ۱۴۰۴-۱۴۰۳)


$$Z_{Di} = \sum_{k=1}^N C_k R_{ik} \quad .1$$

$$Z = (1.5 + 0.3 + 0.1) \times 15 + 0.2 \times (15 + 10) + 0.5 \times (12 + 10 + 15)$$

$$Z = 52 \text{ ps}$$



→



جریان دس برابر

$$g = 5/3$$


$$h = 3$$

$$f = gh = 5$$

$$p = 3$$


$$D = f + p$$

$$\rightarrow D = 5 + 3 = 8\tau = 8 \times 15 = \underline{120 \text{ ps}}$$




Inv

$$C_{in} = 4C$$



NAND

$$g_{nand} = \frac{5}{4}$$



NOR

$$g_{nor} = \frac{7}{4}$$

$$C_{inv} = \mu + 1$$

$$C_{nand} = \mu + k$$

$$C_{nor} = \mu k + 1$$

$$\left\{ \begin{array}{l} \rightarrow g_{nand} = \frac{\mu + k}{\mu + 1} \\ g_{nor} = \frac{\mu k + 1}{\mu + 1} \end{array} \right.$$

ب)

با افتداسی مدلیت NOR بدتر از NAND عمل می‌کنند. چرا که در آن ترانزیستورها

PMOS که بهره‌نرینه تر است، سری شده اند

۴. از آنجا که تأخیر استیج‌ها با هم متفاوت است، می‌توان با برابر کردنشان تأخیر

$$F = 9 \times 6 \times 12 = 648$$

لی را بهبود بخشید.

همچنین می‌توان با اضافه کردن مراحل (بافت) تأخیر را بهتر کرد.

$$N = \sqrt[3.59]{F} \approx 5$$

بنابراین بهترین تعداد طبقه برای این مدار 5 است.

$$\hat{f} = \sqrt[5]{F} \approx 3.65 \rightarrow \text{new delay} = 5\hat{f} = 18.25 \text{ vs old delay} = 12 + 9 + 6 = 27$$

تأخیر Parasitic هم به اندازه‌ی 2pinv افتداسی یافته است اما در کل کمتر نیست.

$$H = \frac{10 \times 10^{-12}}{20 \times 10^{-15}} = 500 \quad \left. \begin{array}{l} G = 1 \\ \end{array} \right\} \rightarrow F = 500 \quad .5$$

$$N = \log_{3.59} 500 \simeq 4.8 \rightarrow 665.4 \text{ محکوس لنته برای بهترین تأخیر}$$

برای محکوس نسبت نیتیم از ۱ تا ۶۶۵.۴ اشاره میکنیم .

$$D_4 = \sqrt[4]{500} + 4 \simeq \underline{22.917}$$

$$D_6 = \sqrt[6]{500} + 6 \simeq \underline{22.907}$$